物聯(lián)網(wǎng)芯片一哥必備大招：高整合SoC

成都弱電公司訊：

物聯(lián)網(wǎng)晶片市場將呈現(xiàn)新戰(zhàn)局。物聯(lián)網(wǎng)應用風潮帶動超低功耗、少量多樣設計趨勢，激勵許多微控制器(MCU)開發(fā)商乘勢大展拳腳，并提出整合MCU、無線通訊、嵌入式記憶體、射頻(RF)、感測器及電源經(jīng)管的物聯(lián)網(wǎng)系統(tǒng)單晶片(SoC)解決方案，期在產(chǎn)業(yè)典范轉移之際，取得更有利的市場立足點，進而搶下物聯(lián)網(wǎng)晶片市場一哥寶座。

芯科實驗室副總裁暨MCU與無線產(chǎn)品部門總經(jīng)理DanielCooley認為，Thread同時擁有低功耗、長距離傳輸和IP網(wǎng)狀網(wǎng)路支援等優(yōu)勢，發(fā)展?jié)摿Σ蝗莺鲆暋?/p>

芯科實驗室(SiliconLabs)副總裁暨MCU與無線產(chǎn)品部門總經(jīng)理DanielCooley表示，PC、行動裝置時代前后孕育出英特爾(Intel)、高通(Qualcomm)兩代王者；然而，隨著物聯(lián)網(wǎng)風潮來襲，穿戴裝置、智慧家電、工控自動化設備和車聯(lián)網(wǎng)等新設計大量出籠，且對CPU效能/功耗、無線通訊和感測器方案的規(guī)格需求不盡相同，可望逐漸翻轉一款PC或行動處理器平臺闖天下的局面。

Cooley進一步分析，物聯(lián)網(wǎng)設計將不再由高效能、先進制程處理器主宰，取而代之的將是以低功耗、高整合、小體積為設計DNA，并支援多頻多協(xié)定無線通訊實體層(PHY)、電源經(jīng)管和多元感測器技術的物聯(lián)網(wǎng)SoC，進而滿足各個應用領域?qū)\算/聯(lián)網(wǎng)功能的要求，同時縮減終端系統(tǒng)開發(fā)成本。

現(xiàn)階段，包括芯科實驗室、意法半導體(ST)、微芯(Microchip)和德州儀器(TI)等MCU廠商皆傾力布局物聯(lián)網(wǎng)SoC，主打低功耗Cortex-M系列MCU設計，以及深諳無線區(qū)域網(wǎng)路(Wi-Fi)、藍牙(Bluetooth)、Thread、ZigBee和Sub-GHz等無線連結科技的優(yōu)勢，期在產(chǎn)業(yè)典范轉移之際，取得有利的發(fā)展位置，甚至取代英特爾、高通，率先搶下物聯(lián)網(wǎng)晶片市場寶座。

Cooley指出，物聯(lián)網(wǎng)SoC首重整合度，晶片商不僅要具備MCU、無線連結和μA/MHz等級的低功耗電源經(jīng)管技術，并須有效融合MCU數(shù)位邏輯制程，以及射頻無線電、電源和感測器等類比混合訊號制程，同時還要發(fā)展Wi-Fi、藍牙、Thread、ZigBee和Sub-GHz的軟體堆疊(SoftwareStack)方案和開發(fā)工具。這些物聯(lián)網(wǎng)設計要求與過去截然分歧，且有嚴格的成本限制，可望為晶片產(chǎn)業(yè)樹立新典范，指標性大廠也可望由新廠商接棒。

Cooley認為，在效能、成本和功耗多方權衡下，Cortex-M0+/M3/M4等核心最有機會達到物聯(lián)網(wǎng)SoC設計甜蜜點；與此同時，Thread、藍牙4.2和ZigBee等支援IP網(wǎng)狀網(wǎng)路(MeshNetwork)的低功耗無線連結尺度亦是不可或缺的技術，因此，芯科實驗室已計畫在今年下半年發(fā)表整合上述方案，并內(nèi)建類比混合訊號處理、電源經(jīng)管和嵌入式快閃記憶體功能區(qū)塊的物聯(lián)網(wǎng)SoC，搶占智慧家庭和穿戴裝置兩大物聯(lián)網(wǎng)應用商機。